新思科技设计平台获台积电高效能7奈米FinFETPlus制程技术认证
新思科技宣布，设计平台（Design Platform）已通过台积电7奈米FinFET Plus制程技术最新设计规则手册（Design Rule Manual，DRM）的认证。台积电的该项认证已经过多次测试芯片投片，及多家客户正进行生产设计（production design）开发的采用，协助加速实现使用新思设计平台的芯片设计，其中包含各种高效能运算、高密度到低功耗的行动应用（mobile applications）。
新思科技表示，这项认证对台积电极紫外光微影（extreme ultraviolet lithography ，EUV）制程来说是一大里程碑，与非EUV制程节点相较，除了能大幅缩小芯片面积外，还能维持高效能。
新思科技表示，设计平台以Design Compiler Graphical synthesis以及 IC Compiler II 布局绕线工具为主轴，经优化后能充分利用台积电7奈米FinFET Plus制程的优势，实现高效能设计。
台积电设计基础架构行销事业部资深协理Suk Lee表示，与新思科技的持续合作，在7奈米FinFET Plus制程技术的初期便有客户一同参与，因此得以开发出具差异性的平台解决方案，协助双方客户将创新产品快速推向市场。新思科技设计平台通过认证，让双方客户的设计产品得以在我们第一次量产的EUV制程技术中实现。
新思科技设计事业群行销暨业务开发副总裁Michael Jackson则表示，与台积电在7奈米FinFET Plus制程的晶圆量产紧密合作，让客户能使用具备高度差异化的新思科技设计平台，着手进行日益增大的SoC和多裸晶芯片（multi-die chip）的设计，而通过台积公司7奈米FinFET Plus制程的认证，让我们的客户能受惠于先进EUV制程在功耗、效能及面积的精进表现，同时加速差异化商品的上市时程。
-
新思科技设计平台获台积电高效能7奈米FinFET Plus制程技术的认证。（资料照）
